|
A16의 핵심은 웨이퍼 후면전력공급(BSPDN) 기술인 ‘슈퍼 파워 레일(SPR)’이다. 기존 방식과 달리 전력 공급망을 웨이퍼 뒷면에 배치해 앞면 공간을 신호 배선에 더 많이 활용하는 구조다. 미세공정이 발전할수록 복잡해지는 전력·신호 배선 문제를 완화해 성능과 전력 효율을 끌어올리는 데 초점을 맞췄다.
TSMC도 공식 홈페이지에서 A16이 나노시트 트랜지스터와 후면 전력 공급 기술을 결합한다고 설명하고 있다. 전력망을 후면으로 옮기면 전면의 배선 자원을 신호 전달에 활용할 수 있고 전압 강하(IR drop)도 줄일 수 있다는 설명이다.
성능 개선 폭도 TSMC가 기존에 공개한 수치와 일치한다. 회사에 따르면 A16은 2나노 개량형인 N2P와 비교해 같은 전압에서 처리 속도가 8~10% 빨라진다. 같은 속도를 기준으로 하면 전력 소비를 15~20% 줄일 수 있고 칩 집적도는 최대 10% 높아진다. 복잡한 신호 배선과 고밀도 전력 공급망이 필요한 HPC용 반도체에 적합하다고 TSMC는 설명했다.
이번 보도에서 새로 나온 내용은 A16의 개발·검증 완료와 4분기 양산 일정이다. TSMC는 앞서 A16 양산을 올해 하반기로 제시했다. 지난 6월 주주총회 자료에서도 N2P와 A16을 올해 하반기 양산할 예정이라고 밝혔다. 차세대 A14 공정은 2028년 양산한다는 계획이다. 따라서 4분기 양산이 현실화하면 기존에 제시했던 일정 범위 안에서 상용화가 진행되는 셈이다.
A16은 AI 가속기와 데이터센터용 반도체의 전력 효율을 높이는 데 초점을 맞춘 공정이다. AI 반도체는 연산 성능이 높아질수록 소비전력과 발열을 관리하는 문제가 중요해진다. TSMC가 선단공정에서 트랜지스터 미세화뿐 아니라 전력 공급 구조까지 바꾸는 이유다.
A16은 TSMC가 2028년 양산을 목표로 개발 중인 A14로 넘어가는 과정에서도 의미가 있다. A14는 2세대 나노시트 트랜지스터 구조를 적용하는 차세대 공정이다. TSMC는 A14 개발이 계획대로 진행되고 있다고 공식적으로 밝히고 있다.
다만 대만 언론이 전한 ‘A16 개발 성공’은 TSMC의 공식 발표와 구분할 필요가 있다. TSMC가 공식적으로 확인한 내용은 A16의 성능 목표와 기술 구조, 올해 하반기 양산 일정이다. 개발·검증을 완료했다는 내용과 4분기 양산 시점은 현재까지 소식통을 인용한 보도다.
대만 언론은 TSMC의 첨단 패키징 ‘칩 온 웨이퍼 온 서브스트레이트(CoWoS)’ 생산능력이 부족해 일부 패키징 주문을 인텔의 말레이시아 공장으로 넘겼다고도 전했다. 다만 이 내용 역시 TSMC나 인텔이 공식적으로 확인한 사안은 아니다.
AI 반도체 시장 확대에 따라 선단공정뿐 아니라 첨단 패키징 생산능력 확보도 경쟁의 핵심으로 떠오르고 있다. TSMC가 A16 양산을 본격화하면 AI·HPC용 첨단 파운드리 시장을 둘러싼 글로벌 반도체 업체 간 기술 경쟁도 한층 치열해질 전망이다.
